Приложение B. Шпаргалка CMSIS

Всё из CMSIS, что нужно при работе с регистрами напрямую, — на одной странице. Это не библиотека периферии: CMSIS даёт доступ к ядру Cortex‑M (прерывания, системный таймер, маски, барьеры, битовые операции) и макросы доступа к регистрам. Периферию вы настраиваете сами регистрами из заголовка семейства (приложение A).

Каждое имя отсюда вызвано в проверочном файле и собрано под Cortex‑M3.

B.1 Доступ к регистрам

Макросы из заголовка семейства (stm32f10x.h, stm32f4xx.h). Ничего не скрывают: SET_BIT, CLEAR_BIT и MODIFY_REG раскрываются в одну операцию чтения-изменения-записи, остальные — в одно чтение или одну запись.

⚠️ READ_BIT возвращает маску, а не логическое значение. READ_BIT(x, BIT5) == 1 истинно только для нулевого бита (раздел 8). Сравнивать с нулём: READ_BIT(x, BIT5) != 0.

⚠️ Для регистров флагов макросы чтения-изменения-записи не годятся. SET_BIT(EXTI->PR, EXTI_PR_PR0) записывает обратно все прочитанные единицы — и сбрасывает заодно все ожидающие линии. CLEAR_BIT(TIM2->SR, TIM_SR_UIF) пишет ноль и во флаг, который взвёлся между чтением и записью, — событие теряется. Флаги сбрасывают прямой записью: EXTI->PR = EXTI_PR_PR0, TIM2->SR = ~TIM_SR_UIF (разделы 7 и 13).

MODIFY_REG — единственный правильный способ сменить поле из нескольких бит: сначала очистить всё поле, потом записать значение. Два отдельных SET_BIT/CLEAR_BIT оставляют промежуточное состояние.

B.2 Прерывания: NVIC

Логический приоритет p попадает в регистр как p << 4: у STM32 четыре значащих бита из восьми. NVIC_SetPriority(irq, 5) — это 0x50 в регистре, тот самый порог FreeRTOS (раздел 28).

Порядок при настройке: группировка → приоритет → разрешение. Приоритет по умолчанию — 0, высший; под ядром это ошибка.

irq — из перечисления IRQn_Type заголовка семейства: USART1_IRQn, EXTI0_IRQn, TIM2_IRQn… Системные исключения там же с отрицательными номерами: SysTick_IRQn = −1, PendSV_IRQn = −2, SVCall_IRQn = −5.

B.3 Глобальное маскирование

Три регистра масок — три степени строгости:

__set_BASEPRI_MAX(v) — только повысить порог, не понизить: безопасна во вложенных секциях. FreeRTOS ставит BASEPRI = 0x50 на время работы со своими списками (раздел 28).

Правильная критическая секция без ядра — с восстановлением прежнего значения, а не безусловным разрешением:

uint32_t saved = __get_PRIMASK();
__disable_irq();
/* ... */
__set_PRIMASK(saved);       /* а не __enable_irq(): секция могла быть вложенной */

Прочие регистры ядра: __get_IPSR() — номер активного исключения (0 — режим потока: так проверяют, «я в прерывании?»); __get_MSP() / __get_PSP() и парные set — два указателя стека (раздел 23); __get_CONTROL() / __set_CONTROL(v) — привилегии и выбор стека.

B.4 Системный таймер

SysTick_Config(SystemCoreClock / 1000) — тик 1 мс. Аргумент — число тактов, 24-разрядный: при 72 МГц медленнее 4 Гц не бывает (раздел 33).

⚠️ SystemCoreClock верна, только если вызвана SystemCoreClockUpdate() после настройки RCC либо частота установлена штатным SystemInit. Разогнали вручную и не обновили — все расчёты от неё врут.

B.5 Сон и барьеры

Когда барьеры обязательны: после записи в регистры, меняющие поведение ядра или памяти, — SCB->VTOR, BASEPRI, включение MPU, смена таблицы векторов, переход в сон. Типовая пара перед __WFI(): __DSB(); __ISB();. FreeRTOS вызывает их сама в критических секциях.

B.6 Битовые операции

Одна инструкция каждая — быстрее любого цикла на C.

__REV — то, что нужно для сетевого порядка байт (раздел 37) и для протоколов с обратным порядком. __CLZ — быстрый поиск старшего бита: приоритетный планировщик FreeRTOS находит готовую задачу именно так.

B.7 Исключительный доступ

Атомарность на Cortex‑M3 без запрета прерываний:

do {
    v = __LDREXW(&counter);             /* прочитать с меткой */
} while (__STREXW(v + 1, &counter));    /* записать, если никто не вмешался */

__STREXW возвращает 0 при успехе и 1, если между чтением и записью было прерывание или другая запись, — тогда повторяем. Так делают атомарный инкремент (раздел 30) без критической секции. Варианты для полуслова и байта — __LDREXH/__STREXH, __LDREXB/__STREXB; __CLREX() снимает метку.

На Cortex‑M0 этих инструкций нет — там только маскирование.

B.8 Bit-banding

Не функции CMSIS, а свойство адресного пространства Cortex‑M3/M4 (раздел 1): каждому биту первых мегабайта SRAM и периферии соответствует слово в области псевдонимов.

#define BITBAND_PERI(addr, bit)  (0x42000000u + (((addr) - 0x40000000u) * 32u) + ((bit) * 4u))
#define PC13_ODR  (*(volatile uint32_t *)BITBAND_PERI(0x4001100Cu, 13))

PC13_ODR = 0;      /* атомарная запись одного бита без чтения регистра */

GPIOC->ODR у F1 лежит по адресу 0x4001100C (база порта C — 0x40011000), и его бит 13 — адрес 0x422201B4, как в разделе 1. Константу надёжнее не набирать руками, а брать из заголовка — (uint32_t)&GPIOC->ODR: 0x40010C0C — это уже GPIOB->ODR, и такой макрос молча управлял бы PB13. Запись в псевдоним атомарна и не трогает соседние биты — то, чего ODR |= … не даёт. На Cortex‑M0 и M7 области нет.

B.9 Что помнить

• READ_BIT возвращает маску, MODIFY_REG — единственный способ сменить поле.
• Логический приоритет p → регистр p << 4; порядок: группировка, приоритет, разрешение.
• PRIMASK — всё; BASEPRI — порог и всё ниже; __set_BASEPRI_MAX только повышает.
• Секция без ядра восстанавливает PRIMASK, а не включает безусловно.
• SysTick_Config возвращает 0 при успехе; SystemCoreClock — то, что записано, а не измерено.
• Перед __WFI() — __DSB(); __ISB().
• __REV для сетевого порядка, __CLZ для старшего бита.
• __LDREXW/__STREXW — атомарность без запрета прерываний, кроме M0.